DERWENT-ACC-NO: 2000-045812

DERWENT-WEEK: 200004

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Interposer for IC chip in chip scale package -

includes substrate

having IC chip bonding plane whose thickness is set to be

lesser than that of

wiring of solder bonding plane

PATENT-ASSIGNEE: SONY CORP[SONY]

PRIORITY-DATA: 1998JP-0106431 (April 16, 1998)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

PAGES MAIN-IPC

JP 11307678 A November 5, 1999 N/A

005 H01L 023/12

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE

JP 11307678A N/A 1998JP-0106431

April 16, 1998

INT-CL (IPC): H01L023/12

ABSTRACTED-PUB-NO: JP 11307678A

BASIC-ABSTRACT: NOVELTY - A substrate (16) has IC chip

bonding plane (12) and a

substrate solder bonding plane (14). Wiring (32) of IC

chip bonding plane is

connected to wiring (20) of solder bonding plane via a

connecting wire (22).

The thickness of wiring of IC chip bonding plane is set to

be lesser than that

of wiring of solder bonding plane.

USE - For IC chip scale package, quad flat package in portable electric,

electronic devices.

ADVANTAGE - The design retains bond strength of substrate

as the wiring is comparatively thicker, besides lowering cost of production and area of wiring pattern. DESCRIPTION OF DRAWING(S) - The figure shows the sectional view of interposer. (12) IC chip bonding plane; (14) Substrate solder bonding plane; (16) Substrate; (20,32) Wirings; (22) Connecting wire.

CHOSEN-DRAWING: Dwg.1/5

TITLE-TERMS:

INTERPOSED IC CHIP CHIP SCALE PACKAGE SUBSTRATE IC CHIP BOND PLANE THICK SET WIRE SOLDER BOND PLANE

DERWENT-CLASS: U11

EPI-CODES: U11-D01A;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N2000-035387

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-307678

(43)公開日 平成11年(1999)11月5日

(51) Int.Cl.8

識別記号

FΙ

H01L 23/12

H01L 23/12

L

Q

審査請求 未請求 請求項の数4 OL (全 5 頁)

(21)出願番号

特願平10-106431

(71)出顧人 000002185

ソニー株式会社

(22)出願日

平成10年(1998) 4月16日

東京都品川区北品川6丁目7番35号

(72)発明者 佐藤 光洋

岩手県東磐井郡千厩町千厩字下駒場254番

地 ソニー千厩株式会社内

(72)発明者 中村 恵美


岐阜県美濃加茂市本郷町9丁目15番22号

ソニー美濃加茂株式会社内

(54) 【発明の名称】 インターボーザ

(57)【要約】

【課題】 実装基板との接合強度を維持しつつ配線パタ ーンの微細化に対応できるインターポーザを提供する。 【解決手段】 本インターポーザ30は、銅箔製配線3 2を有するICチップ接合面12と、銅箔製配線20を 有する実装基板ハンダ接合面14とを有するインターポ ーザ基板16と、インターポーザ基板16を貫通する導 線22とを有する。本インターボーザでは、配線32 は、従来の配線18より薄い、例えば約12μmの厚さ を有し、配線20は従来と同じ35μπ程度の厚さで形 成されている。配線32及び配線20の間には、ハンダ 接合した際にハンダの流動を防ぐためのソルダーレジス ト膜24が形成されている。



【特許請求の範囲】

【請求項1】 ICチップをCSP形式でパッケージす るためのインターポーザであって、ICチップとの接合 面、及び、ICチップとの接合面に対向する、実装基板 とのハンダ接合面の双方に配線を有するインターポーザ 基板と、インターポーザ基板を貫通してICチップとの 接合面の配線を実装基板とのハンダ接合面の配線に接続 する導線とを有するインターポーザにおいて、

ICチップとの接合面の配線の厚さが、実装基板とのハ ング接合面の配線の厚さより薄いことを特徴とするイン 10 ターポーザ。

【請求項2】 インターポーザの配線が、インターポー ザ基板の一方の面に形成された薄い銅箔、及び、インタ ーポーザ基板の他方の面に形成された厚い銅箔をそれぞ れ配線パターンに従ってエッチングして、パターニング することにより形成されていることを特徴とする請求項 1に記載のインターポーザ。

【請求項3】 ICチップとの接合面の配線の厚さが、 実装基板とのハンダ接合面の配線の厚さの1/3以上1 /2以下であることを特徴とする請求項1又は2に記載 20 のインターポーザ。

【請求項4】 小型電気・電子部品のパッケージ用イン ターポーザであって、電気・電子部品との接合面、及 び、電気・電子部品との接合面に対向する、実装基板と のハンダ接合面の双方に配線を有するインターポーザ基 板と、インターポーザ基板を貫通して電気・電子部品の 接合面の配線を実装基板とのハンダ接合面の配線に接続 する導線とを有するインターポーザにおいて、

電気・電子部品の接合面の配線の厚さが、実装基板との ハンダ接合面の配線の厚さより薄いことを特徴とするイ 30 ンターポーザ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ICチップをCS P形式でパッケージするためのインターポーザ、或いは 小型電気・電子部品のパッケージ用インターポーザに関 し、更に詳細には、実装基板との接合強度を維持しつつ ICチップの微細化及び多ピン化、従ってインターポー ザの配線パターンの微細化に対応できるインターポーザ に関するものである。

[0002]

【従来の技術】携帯型電気・電子機器の軽量化、小型 化、薄型化に伴い、また、電気・電子機器の電気回路の デジタル化及び電気・電子部品の小型化の進展に伴い、 プリント配線板の配線の高密度化、更には実装の高密度 化が盛んに図られている。実装の高密度化に伴い、IC チップのパッケージの分野では、QFP (Quad Flat Pa ckage) に代わって、実装基板 (別名、マザー基板)上 に実装するICパッケージの実装基板とのハンダ接合面 ackage) 型の I Cパッケージが多用されつつある。CS P型の I Cパッケージは、インターボーザと呼ばれる基 板上にICチップを搭載したパッケージであって、IC チップは、インターポーザを介して実装基板上に実装さ れる。

【0003】ここで、図4を参照して、従来のインター ポーザの構成を説明する。従来のインターポーザ10 は、図4に示すように、ICチップとの接合面12、及 び、ICチップとの接合面12(以下、ICチップ接合 面12と言う)に対向する、実装基板とのハンダ接合面 14(以下、実装基板ハンダ接合面14と言う)の双方 に配線を有するインターポーザ基板16と、インターポ ーザ基板16を貫通してICチップ接合面12の配線1 8を実装基板ハンダ接合面14の配線20に接続する導 線22とを有する。導線22は、通常、インターポーザ 基板16を貫通するスルーホールを設け、そのスルーホ ール壁に金属メッキを施すことにより、導線を形成して いる。配線18と配線20とは同じ厚さ、例えば約35 μπ で形成されている。図4では、一部の導線22は、 途中で切断されているが、これは別の経路を経て配線1 8と配線20とを接続している。配線18の間のICチ ップ接合面12及び配線20の間の実装基板ハンダ接合 面14には、ハンダ接合した際にハンダの流動を防ぐた めのソルダーレジスト膜24が形成されている。

【0004】ところで、実装の高密度化に伴うCSPの 小型化のために、インターポーザ上の配線は、益々、微 細パターン化している。インターポーザの配線の微細パ ターン化は、配線の厚さ、例えばインターポーザ基板に プリントした銅箔の厚さを薄くすることによりを実現す ることができる。しかし、銅箔を薄くすると、以下の問 題が生じる。即ち、銅箔の厚さは、従来、基板の両面と も同じであるから、実装基板とのハンダ接合面では、銅 箔の厚さが薄くなることにより、銅箔配線の側面に入り 込むハンダの量が少なくなって、ハンダ接合面積が小さ くなり、そのために、実装基板とのハンダ接合強度が低 下し、機械的及び電気的接合の信頼性が低くなる。

【0005】逆に、銅箔の厚さを厚くして、実装基板と のハンダ接合強度を高くして機械的及び電気的接合の信 頼性を向上させようとすると、インターポーザの配線パ ターンの微細化に対応できない。即ち、銅箔18、20 をエッチングして配線を形成する際、銅箔の上部では、 銅箔のエッチングの進行が速いために、銅箔の幅は狭く なり、銅箔の下部では銅箔のエッチングの進行が遅いた めに、銅箔の幅が広くなり、銅箔の幅は、図5に示すよ うに、銅箔の上部と下部で大きなギャップGが生じる。 このために、配線パターン通りに銅箔をエッチングして 所望の配線を形成することが難しく、配線と配線との間 隔を広くすることが必要である。このため、配線パター ンの微細化の支障となり、インターポーザの配線の微細 に端子(ハンダバンプ)を有するCSP(Chip Scale P 50 パターン化が技術的に難しくなる。これは、CSPの多

ピン及び小型化の障害となる。

[0006]

【発明が解決しようとする課題】そこで、本発明の目的 は、実装基板とのハンダ接合強度を維持しつつ配線パタ ーンの微細化を実現できるインターポーザを提供するこ とである。

[0007]

【課題を解決するための手段】上記目的を達成するため に、本発明に係るインターポーザは、ICチップをCS P形式でパッケージするためのインターポーザであっ て、ICチップとの接合面、及び、ICチップとの接合 面に対向する、実装基板とのハンダ接合面の双方に配線 を有するインターポーザ基板と、インターポーザ基板を 貫通してICチップとの接合面の配線を実装基板とのハ ンダ接合面の配線に接続する導線とを有するインターポ ーザにおいて、ICチップとの接合面の配線の厚さが、 実装基板とのハンダ接合面の配線の厚さより薄いことを 特徴としている。

【0008】本発明のインターポーザは、配線の材料及 び配線の形成方法について、制約はないが、好適には、 配線が、インターポーザ基板上に形成された銅箔をエッ チングしてパターニングすることにより形成されてい る。更に好適には、インターポーザの配線が、インター ポーザ基板の一方の面に形成された薄い銅箔、及び、イ ンターポーザ基板の他方の面に形成された厚い銅箔をそ れぞれ配線パターンに従ってエッチングして、パターニ ングすることにより形成されている。尚、エッチングす る際には、厚さの薄い銅箔を基準にしてエッチング条件 を定める。ICチップとの接合面の配線の厚さは、IC チップのピン数、配線パターンの形状、配線幅、配線ピ 30 ッチ等により異なるものの、通常は、12~17μm で ある。一方、実装基板とのハンダ接合面の配線の厚さ は、配線パターンの形状、配線幅、配線ピッチ等により 異なるものの、通常は、従来の厚さと同じ35μπ程 度、又はそれ以上である。

【0009】本発明は、ICチップのパッケージ用のイ ンターポーザに限ることはなく、小型電気・電子部品の パッケージ用インターポーザとして適用できる。その場 合には、本発明に係るインターポーザは、電気・電子部 品との接合面、及び、電気・電子部品との接合面に対向 する、実装基板とのハンダ接合面の双方に配線を有する インターポーザ基板と、インターポーザ基板を貫通して 電気・電子部品の接合面の配線を実装基板とのハンダ接 合面の配線に接続する導線とを有するインターポーザに おいて、電気・電子部品の接合面の配線の厚さが、実装 基板とのハンダ接合面の配線の厚さより薄いことを特徴 としている。

[0010]

【発明の実施の形態】以下に、添付図面を参照し、実施

説明する。

実施形態例

本実施形態例は、本発明に係るインターポーザの実施形 態の一例であって、図1は本実施形態例のインターポー ザの構成を示す断面図である。図1から図3中、図4と 同じものには同じ符号を付して説明を省略する。本実施 形態例のインターボーザ30は、図1に示すように、I Cチップ接合面12上に形成された銅箔からなる配線3 2と、ICチップ接合面12に対向する実装基板ハンダ 10 接合面14上に形成された銅箔からなる配線20とを有 するインターポーザ基板16と、インターポーザ基板1 6を貫通して配線32を配線20に接続する導線22と を有する。導線22は、ICチップ接合面12の配線3 2と実装基板ハンダ接合面14の配線20とを接続する 導線であって、通常、インターポーザ基板16を貫通す るスルーホールを設け、そのスルーホール壁に金属メッ キを施すことにより、導線を形成している。図1では、 一部の導線22は、途中で切断されているが、これは別 の経路を経て配線32と配線20とを接続している。本 実施形態例では、配線32は、従来の配線18より薄い 約12μm の厚さを有し、配線20は従来と同じ35μ m 程度の厚さ、又はそれより厚い厚さで形成されてい る。配線32及び配線20の間には、ハンダ接合した際 にハンダの流動を防ぐためのソルダーレジスト膜24が 形成されている。

【0011】次に、図2を参照して、上述のインターポ ーザ30の作製方法を説明する。図2(a)から(c) はインターポーザ30を作製する際の各工程毎の断面図

- (1) 先ず、図2(a) に示すように、基板を貫通する 導線22を有する多層絶縁基板からなるインターポーザ 基板16のICチップ接合面12及び実装基板ハンダ接 合面14上に、それぞれ、銅箔32、20を貼着する。 銅箔32の厚さは約12μm、銅箔20の厚さは約35 μm である。
 - (2)次に、図2(b)に示すように、配線パターンを 有するスクリーンを用いてレジスト膜を印刷し、パター ンマスク34を形成する。
- (3)次に、パターンマスク34を使って、図2(c) に示すように、エッチャントにより銅箔を化学的にエッ チングする。
 - (4)続いて、パターンマスク34を除去し、除去した 後にソルダーレジスト膜24を形成すると、図1に示す インターポーザ30を得ることができる。

【0012】上述の(3)の工程で、エッチングする 際、エッチャントがパターンマスクで覆った銅箔部分に まで入り込み、図5に示すように、必要な銅箔部分を谷 のように腐食してしまうことが多く、そのために、銅箔 の上部と下部との間で幅にギャップが生じてしまう。こ 形態例を挙げて本発明の実施の形態を具体的かつ詳細に 50 のギャップは、銅箔の厚さが厚くなるほど、大きくな

5

る。そこで、本実施形態例では、配線32に厚さの薄い 銅箔を使用し、薄い方の銅箔32を基準にしてエッチン グ条件を定めている。厚い方の銅箔20を基準にしてエ ッチングの条件を定めると、厚さの薄い方の銅箔32に オーバーエッチング等の好ましくない影響が生じるから である。これにより、本実施形態例では、図3に示すよ うに、配線32の上下の幅のギャップgが従来のギャッ プG(図5参照)に比べて遙に小さくなり、パターンマ スク34の配線パターン通りに銅箔32をエッチングで きる。換言すれば、ICチップ接合面12の配線32の 厚さを実装基板ハンダ接合面14の配線20の厚さより 薄くし、厚さの薄い配線32を基準にしてエッチングし て配線32、20をパターニングすることにより、配線 32をインターポーザ基板16に対してほぼ垂直にエッ チングできるので、配線パターン通りに配線32をパタ ーニングすることができる。従って、インターポーザ3 0の配線パターンを微細化することができる。一方、配 線20は厚さが厚いので、ハンダ接合する際、ハンダが 配線20の側壁に周り込んでハンダ接合面積が拡大し、 ハンダ接合強度が大きくなる。従って、実装基板とイン 20 ターポーザ30との接合強度を向上させることができ る。

[0013]

【発明の効果】本発明によれば、インターポーザの I C チップ接合面の配線の厚さを実装基板ハンダ接合面の配 線の厚さより薄くすることにより、配線のパターニング の際、配線をインターポーザ基板に対してほぼ垂直にエ ッチングできるので、配線パターン通りに配線をパター ニングすることができる。よって、微細な配線パターンにも追随できる。一方、実装基板ハンダ接合面の配線の厚さは厚いので、実装基板とインターボーザとの接合強度を高く維持することができる。また、多くのパターン引回しを行うために、従来のように、絶縁基板を重ね合わせて多層基板にすることなく、パターンの引回しができるので、インターボーザの作製コストを低減させることがでいる。更には、従来と同じ工程で、本発明に係るインターボーザを作製することができるので、製作コストが増大しない。

【図面の簡単な説明】

【図1】実施形態例のインターポーザの構成を示す断面 図である。

【図2】図2(a)から(c)は実施形態例のインターボーザを作製する際の各工程毎の断面図である。

【図3】実施形態例のインターポーザの効果を説明する 模式図である。


【図4】従来のインターポーザの構成を示す断面図である.

【図5】従来のインターボーザの問題点を説明する模式 図である。


【符号の説明】

10……従来のインターポーザ、12……ICチップ接合面、14……実装基板ハンダ接合面、16……インターポーザ基板、18……配線、20……配線、22……導線、24……ソルダーレジスト膜、30……実施形態例のインターポーザ、32……配線、34……パターンマスク

【図1】



【図3】



【図5】

